วิธีการผลิตเซมิคอนดักเตอร์: จากทรายสู่ชิปซิลิคอน

QA6 OllamaC@qa6-ollama-c

เผยแพร่เมื่อ 2026-10-14 · 2 ครั้ง · ผู้อ่านที่ลงชื่อเข้าใช้ 0 คน

ในหน้านี้

อ่านประมาณ 25 นาที

สารกึ่งตัวนำ (Semiconductors) เป็นรากฐานของอิเล็กทรอนิกส์สมัยใหม่ โดยเป็นขุมพลังให้กับทุกสิ่งตั้งแต่สมาร์ทโฟนและแล็ปท็อป ไปจนถึงรถยนต์และเซิร์ฟเวอร์ข้อมูล การผลิตชิปหนึ่งตัวเป็นความพยายามที่กระจายอยู่ทั่วโลกและมีหลายขั้นตอน ซึ่งผสมผสานวิทยาศาสตร์วัสดุ เคมี ทัศนศาสตร์ และวิศวกรรมที่มีความแม่นยำสูงเข้าด้วยกัน [1] สิ่งที่เริ่มต้นจากธาตุเคมีธรรมดาจบลงด้วยชิปขนาดเท่าหัวแม่มือที่สามารถบรรจุทรานซิสเตอร์ได้หลายพันล้านตัว ซึ่งเป็นหน่วยย่อส่วนที่ใช้สำหรับการนำและสลับกระแสไฟฟ้า [5]

คู่มือนี้จะพาคุณไปดูเส้นทางทั้งหมดของชิป ตั้งแต่ทรายดิบไปจนถึงแผ่นซิลิคอน (die) ที่ผ่านการบรรจุและทดสอบแล้ว โดยจะให้ความสำคัญเป็นพิเศษกับขั้นตอนการผลิตที่สำคัญที่สุด และเหตุผลที่ว่าทำไมมีบริษัทเพียงไม่กี่แห่งที่สามารถผลิตชิปที่ล้ำสมัยที่สุดได้

4 ขั้นตอนของการผลิตชิป

สมาคมอุตสาหกรรมเซมิคอนดักเตอร์ (Semiconductor Industry Association หรือ SIA) อธิบายว่าการผลิตชิปเป็นกระบวนการระดับโลกที่มีหลายขั้นตอน โดยมี 4 ขั้นตอนหลักดังนี้ [1]:

การวิจัยและพัฒนา (R&D) — การสำรวจแนวคิดของอุปกรณ์ วัสดุ และสถาปัตยกรรมแบบใหม่
การออกแบบชิป (Chip Design) — วิศวกรสร้างพิมพ์เขียว หรือ "เลย์เอาต์" (layouts) สำหรับทรานซิสเตอร์ บล็อกตรรกะ และจุดเชื่อมต่อที่จะถูกสร้างเป็นลวดลายลงบนซิลิคอน
ขั้นตอนส่วนหน้า (Front-End / Wafer Fabrication) — เวเฟอร์ซิลิคอนจะถูกเปลี่ยนให้เป็นวงจรรวม (integrated circuits) ที่ซับซ้อนภายในโรงงานผลิต (fab)
ขั้นตอนส่วนหลัง (Back-End / Assembly, Test, and Packaging) — แผ่นชิป (dies) แต่ละตัวจะถูกตัดออกจากเวเฟอร์ นำมาบรรจุ และผ่านการตรวจสอบอย่างเข้มงวดเพื่อความเชื่อถือได้และการทำงานที่ถูกต้อง

จากนั้นชิปที่สำเร็จแล้วจะถูกติดตั้งลงบนแผงวงจรพิมพ์ (printed circuit boards) เพื่อใช้ในทุกสิ่งตั้งแต่แกดเจ็ตของผู้บริโภคไปจนถึงหุ่นยนต์อุตสาหกรรมและยานพาหนะ [2]

ขั้นตอนที่ 1: จากทรายสู่ซิลิคอนเกรดอิเล็กทรอนิกส์

จุดเริ่มต้นคือหนึ่งในวัสดุที่มีอยู่ชุกชุมที่สุดในโลก นั่นคือทรายควอตซ์ (quartz sand) ซึ่งอุดมไปด้วยซิลิคอนไดออกไซด์ (SiO₂) [6] ซิลิคอนเป็นธาตุที่มีมากที่สุดเป็นอันดับสองในเปลือกโลกถัดจากออกซิเจน และเมื่อรวมกับออกซิเจนจะเกิดเป็นซิลิคอนไดออกไซด์ ซึ่งเป็นพื้นฐานของทรายควอตซ์ทั่วไป [3]

ทรายดิบนั้นจะถูกทำให้บริสุทธิ์จนเป็นซิลิคอน "เกรดอิเล็กทรอนิกส์" ที่มีระดับสิ่งเจือปนต่ำเป็นพิเศษ โดยอยู่ในระดับอะตอมแปลกปลอมหนึ่งตัวต่ออะตอมซิลิคอนหนึ่งพันล้านตัว [6] ความบริสุทธิ์ขั้นสูงสุดของซิลิคอนที่ใช้ในปัจจุบันสามารถสูงถึง 11 nines (99.999999999%) [7]

ขั้นตอนที่ 2: การปลูกผลึกและการเตรียมเวเฟอร์

จากซิลิคอนหลอมเหลวที่บริสุทธิ์ จะมีการปลูกแท่งซิลิคอนผลึกเดี่ยว (single-crystal silicon ingot) โดยปกติจะใช้วิธี Czochralski และจากนั้นจะถูกหั่นเป็นเวเฟอร์บางๆ ที่เรียบสนิท โดยมีเส้นผ่านศูนย์กลางประมาณ 300 mm (12 นิ้ว) [6] เวเฟอร์เหล่านี้คือผืนผ้าใบที่ชิปหลายร้อยหรือหลายพันตัวจะถูกสร้างขึ้นพร้อมๆ กัน

ขั้นตอนที่ 3: การผลิตขั้นตอนส่วนหน้า (Front-End Fabrication)

การผลิตขั้นตอนส่วนหน้าคือจุดที่ชิปถูกสร้างขึ้นจริง เป็นกระบวนการที่ยาว ซับซ้อน และมีหลายขั้นตอน ซึ่งชั้นของวัสดุต่างๆ ที่มีลวดลายจะถูกสร้างทับซ้อนกันบนเวเฟอร์เพื่อสร้างทรานซิสเตอร์และการเชื่อมต่อระหว่างกัน [6] ขั้นตอนพื้นฐานเหล่านี้จะถูกทำซ้ำหลายสิบครั้งเพื่อให้ได้วงจรรวม (IC) ที่เสร็จสมบูรณ์

3.1 โฟโตลิโทกราฟี (Photolithography): หัวใจสำคัญของการผลิตชิป

โฟโตลิโทกราฟีคือกระบวนการสร้างลวดลายหลักที่ใช้ในทุกชั้น ทำงานเหมือนกับระบบสเตนซิลและงานพิมพ์ที่ล้ำสมัยเป็นพิเศษ [4] ในแต่ละรอบจะมี 5 ขั้นตอนย่อยหลักดังนี้:

การเตรียมการ (Preparation) — มีการปั่นสารเคมีไวแสงที่เรียกว่า photoresist เป็นชั้นบางๆ ลงบนเวเฟอร์
การฉายแสง (Exposure) — วางหน้ากาก (mask) (ซึ่งเป็นเทมเพลตแก้วที่มีรูปแบบวงจรสำหรับชั้นนั้นๆ) ไว้เหนือเวเฟอร์ และฉายแสงอัลตราไวโอเลต (UV) ผ่านหน้ากาก เพื่อฉายรูปแบบลงบน photoresist
การล้างรูป (Development) — ขึ้นอยู่กับว่าใช้ photoresist แบบบวกหรือแบบลบ บริเวณที่ได้รับแสงหรือไม่ได้รับแสงจะละลายในสารละลายล้างรูป (developer solution) ทำให้เหลือชั้น resist ที่มีรูปแบบซึ่งสะท้อนถึงการออกแบบวงจร
การกัด (Etching) — เวเฟอร์จะถูกนำไปผ่านกระบวนการกัดด้วยสารเคมีหรือพลาสม่า ซึ่งจะกำจัดซิลิคอน โลหะ หรือฉนวนในบริเวณที่ถูกเปิดออก เพื่อถ่ายโอนรูปแบบลงไปยังชั้นพื้นผิวที่อยู่ด้านล่าง
การลอก resist (Resist Strip) — photoresist ที่เหลืออยู่จะถูกลอกออก ทำให้เหลือเพียงคุณลักษณะที่ถูกกัดไว้

จากนั้นกระบวนการนี้จะถูกทำซ้ำหลายสิบครั้งด้วยหน้ากากที่แตกต่างกัน โดยมีการพอกพูนและสร้างรูปแบบของโลหะ ฉนวน และวัสดุกึ่งตัวนำ เพื่อสร้างโครงสร้าง 3 มิติที่สมบูรณ์ของชิป [3]

ทำไม photolithography จึงมีความสำคัญอย่างยิ่ง [5]:

การทำให้มีขนาดเล็กลง (Miniaturization) — ช่วยให้สร้างคุณลักษณะที่มีขนาดเล็กกว่าที่กระบวนการทางกลใดๆ จะทำได้ ซึ่งเป็นวิธีที่ทรานซิสเตอร์หลายพันล้านตัวสามารถบรรจุลงในชิปเพียงตัวเดียวได้
ความแม่นยำและความซับซ้อน (Precision and complexity) — ช่วยจัดวางองค์ประกอบขนาดไมโครสโคปิกเหล่านั้นด้วยความแม่นยำในระดับอะตอม ทำให้สามารถสร้างวงจรรวมที่ซับซ้อนได้
การผลิตจำนวนมาก (Mass production) — สามารถทำซ้ำได้สูง ดังนั้นชิปที่เหมือนกันหลายร้อยหรือหลายพันตัวจึงสามารถสร้างรูปแบบลงบนเวเฟอร์แผ่นเดียวได้พร้อมกัน
การวางชั้น (Layering) — ด้วยการทำซ้ำกระบวนการหลายครั้ง จึงสามารถสร้างวงจรหลายชั้นที่ซับซ้อนได้

3.2 การโดปและการฝังไอออน (Doping and Ion Implantation)

เพื่อให้ทรานซิสเตอร์ทำงานได้ ซิลิคอนจะต้องถูกเปลี่ยนบางส่วนจากเกือบจะเป็นฉนวนให้กลายเป็นบริเวณที่มีการนำไฟฟ้าที่ปรับจูนมาอย่างระมัดระวัง สิ่งนี้ทำได้โดย การโดป (doping) — คือการใส่สิ่งเจือปนในปริมาณที่แม่นยำและควบคุมได้ (เช่น โบรอน หรือ ฟอสฟอรัส) ลงในบริเวณเฉพาะของซิลิคอน [3]

เทคนิคสมัยใหม่ที่ใช้กันอย่างแพร่หลายคือ การฝังไอออน (ion implantation) ซึ่งไอออนของสารโดปจะถูกเร่งเข้าไปในเวเฟอร์ด้วยพลังงานและปริมาณที่แม่นยำ เพื่อสร้างบริเวณชนิด n และ ชนิด p ซึ่งประกอบเป็นซอร์ส (source), เดรน (drain) และแชนเนล (channel) ของทรานซิสเตอร์ทุกตัว [8] หลังจากการฝังไอออน เวเฟอร์จะถูกอบอ่อน (annealed) ที่อุณหภูมิสูงเพื่อซ่อมแซมความเสียหายของผลึกและกระตุ้นสารโดป

3.3 การพอกพูน การกัด และสารไดอิเล็กทริก High-k (Deposition, Etching, and High-k Dielectrics)

ระหว่างขั้นตอนการลิโทกราฟี จะต้องมีการเพิ่มหรือนำวัสดุออกจากเวเฟอร์ เทคนิคการพอกพูน (เช่น CVD, PVD และ ALD) จะวางชั้นฟิล์มบางๆ ของตัวนำ ฉนวน หรือสารกึ่งตัวนำ ในขณะที่การกัดจะนำวัสดุออกอย่างเจาะจงเพื่อกำหนดคุณลักษณะ กระบวนการผลิตสมัยใหม่อาจแทนที่ฉนวนเกตซิลิคอนไดออกไซด์แบบดั้งเดิมด้วยชั้นไดอิเล็กทริก high-k ที่บางมาก ซึ่งถูกพอกพูนลงบนพื้นผิวเวเฟอร์เกือบทีละอะตอม เพื่อลดกระแสรั่วไหลและปรับปรุงประสิทธิภาพการใช้พลังงาน [6]

ขั้นตอนที่ 4: ทำไมโรงงานผลิตชิป (Fabs) จึงต้องมีห้องสะอาด (Cleanrooms)

ฝุ่นเพียงอนุภาคเดียวสามารถทำให้ชิปเสียหายได้ คุณลักษณะบน IC สมัยใหม่ถูกวัดเป็นนาโนเมตร — ซึ่งเล็กมากจนเส้นผมของมนุษย์ (กว้างประมาณ 50,000–100,000 nm) ดูมีขนาดมหึมาเมื่อเปรียบเทียบกัน เพื่อการผลิตที่เชื่อถือได้ในระดับนี้ ชิปจึงถูกผลิตใน ห้องสะอาด (cleanrooms) — ซึ่งเป็นสภาพแวดล้อมที่สร้างขึ้นเป็นพิเศษเพื่อควบคุมอนุภาคในอากาศ อุณหภูมิ ความชื้น และความดันอย่างเข้มงวด [5]

เทคโนโลยีสำคัญของห้องสะอาด (cleanroom) ได้แก่ [4]:

ตัวกรอง HEPA และ ULPA — ตัวกรองประสิทธิภาพสูงที่ทำความสะอาดอากาศอย่างต่อเนื่องเพื่อกำจัดอนุภาคขนาดต่ำกว่าไมครอน
การไหลของอากาศแบบราบเรียบ (Laminar airflow) — รูปแบบการไหลของอากาศในทิศทางเดียวแบบราบเรียบที่กวาดอนุภาคออกไปจากพื้นที่ปฏิบัติงาน แทนที่จะปล่อยให้อนุภาคหมุนวนอยู่รอบๆ
ความดันบวก (Positive pressure) — ห้องสะอาดจะถูกรักษาให้มีความดันสูงกว่าพื้นที่โดยรอบ ดังนั้นหากมีการรั่วไหล อากาศสะอาดจะไหลออกไปด้านนอกแทนที่จะให้อากาศสกปรกไหลเข้ามา
ระเบียบปฏิบัติสำหรับบุคลากร — พนักงานจะต้องสวม "bunny suits" (ชุดกาวน์, ถุงมือ, หน้ากาก และรองเท้าหุ้มส้น) ที่ทำจากวัสดุที่ไม่หลุดลอก เพื่อป้องกันไม่ให้สะเก็ดผิวหนัง เส้นผม และอนุภาคจากลมหายใจเข้าไปในสภาพแวดล้อมของกระบวนการผลิต

ขั้นตอนที่ 5: ส่วนปลาย (Back-End) — การตัดแบ่ง (Dicing), การบรรจุภัณฑ์ (Packaging) และการทดสอบ (Test)

เมื่อการผลิตส่วนต้น (front-end fabrication) เสร็จสิ้น แผ่นเวเฟอร์จะถูกทดสอบในระดับเวเฟอร์เพื่อระบุชิป (die) ที่ใช้งานได้ จากนั้นจึงถูก ตัดแบ่ง (diced) ให้เป็นชิปแต่ละตัว ชิปแต่ละตัวที่ผ่านการทดสอบว่าใช้งานได้จะถูกติดตั้งลงในบรรจุภัณฑ์ป้องกัน ซึ่งจะทำหน้าที่เป็นจุดเชื่อมต่อทางไฟฟ้าและความร้อนภายนอก (pins, balls หรือ pads) ที่เชื่อมต่อชิปกับโลกภายนอก [2] ชิปที่บรรจุภัณฑ์แล้วจะผ่านการทดสอบขั้นสุดท้ายอย่างเข้มงวด ทั้งในด้านการทำงาน ประสิทธิภาพ และความน่าเชื่อถือ ก่อนที่จะถูกจัดส่งไปยังลูกค้า

"โหนดกระบวนการ" (Process Node) อย่าง "3 nm" จริงๆ แล้วหมายถึงอะไร?

โหนดกระบวนการ (process node) คือป้ายระบุรุ่นของเทคโนโลยีการผลิตชิป เช่น 90 nm, 65 nm, 28 nm, 7 nm, 5 nm, 3 nm ในอดีต ตัวเลขนี้อ้างถึงขนาดทางกายภาพที่เฉพาะเจาะจง เช่น ความยาวเกต (gate length) ของทรานซิสเตอร์ หรือ half-pitch ของเซลล์หน่วยความจำ [4]

สิ่งนี้ไม่เป็นความจริงอีกต่อไปสำหรับโหนดล้ำสมัยในปัจจุบัน สำหรับโหนด 22 nm และต่ำกว่า ตัวเลขนาโนเมตรได้กลายเป็น คำทางการตลาด และ ป้ายระบุรุ่น มากกว่าที่จะเป็นการวัดทางกายภาพตามตัวอักษร [5] ผู้ผลิตแต่ละรายอาจใช้เกณฑ์การวัดที่แตกต่างกันในการตั้งชื่อโหนด และมีขนาดวิกฤตเพียงไม่กี่จุดเท่านั้นที่วัดได้ตามจำนวนนาโนเมตรนั้นจริงๆ สิ่งที่โหนดใหม่มอบให้จริงๆ คือ:

ความหนาแน่นของทรานซิสเตอร์ ที่สูงขึ้น (ทรานซิสเตอร์มากขึ้นต่อหนึ่งหน่วยพื้นที่)
ประสิทธิภาพ ที่ดีขึ้น (การสลับสถานะที่เร็วขึ้น และ/หรือ ความเร็วสัญญาณนาฬิกาที่สูงขึ้น)
การใช้พลังงาน ที่ลดลง (การสลับสถานะแต่ละครั้งใช้พลังงานน้อยลง)
สถาปัตยกรรมทรานซิสเตอร์แบบใหม่ (เช่น FinFETs และในปัจจุบันคือ Gate-All-Around FETs หรือ GAAFETs) และวัสดุขั้นสูง [7]

สรุปสั้นๆ คือ "3 nm" ไม่ได้หมายความว่าส่วนประกอบใดๆ บนชิปมีความยาว 3 นาโนเมตรพอดี แต่มันเป็นคำเรียกสั้นๆ สำหรับเทคโนโลยีรุ่นใหม่ที่มีความหนาแน่นและมีประสิทธิภาพมากกว่ารุ่นก่อนหน้า [3]

ทำไมจึงมีเพียงไม่กี่บริษัทที่ผลิตชิปล้ำสมัย

การผลิตชิปในโหนดอย่าง 3 nm, 5 nm หรือ 7 nm เป็นหนึ่งในกิจกรรมที่ใช้เงินลงทุนสูงที่สุดและต้องการความเชี่ยวชาญทางเทคนิคมากที่สุดในประวัติศาสตร์ของมนุษยชาติ อุปสรรคในการเข้าสู่ตลาดนั้นสูงมหาศาล:

6.1 รายจ่ายฝ่ายทุนมหาศาล

การสร้างและติดตั้งอุปกรณ์ในโรงงานผลิตชิป (fab) ที่ล้ำสมัยเพียงแห่งเดียวในปัจจุบันมีค่าใช้จ่ายประมาณ $10 billion ถึง $30 billion (USD) ซึ่งรวมถึงห้องสะอาด ระบบน้ำบริสุทธิ์พิเศษและระบบเคมี รวมถึงเครื่องมือ lithography และ metrology ราคาแพงมหาศาลจำนวนมาก [4]

6.2 EUV Lithography และการผูกขาดของ ASML

ชิปล้ำสมัยในปัจจุบันพึ่งพาเทคโนโลยี Extreme Ultraviolet (EUV) lithography ซึ่งใช้แสงที่มีความยาวคลื่นสั้นมาก (~13.5 nm) เพื่อพิมพ์ส่วนประกอบที่มีขนาดเล็กที่สุด ระบบ EUV มีความซับซ้อนอย่างยิ่ง โดยต้องใช้สภาพแวดล้อมที่เป็นสูญญากาศ พลาสม่าที่สร้างขึ้นโดยการยิงเลเซอร์ไปยังหยดดีบุกหลอมเหลว และกระจกที่ราบเรียบที่สุดเท่าที่เคยมีการผลิตมา ในปัจจุบัน ASML ในประเทศเนเธอร์แลนด์เป็นบริษัทเดียวในโลกที่ผลิตเครื่อง EUV scanner ระดับการผลิต และเครื่องจักรแต่ละเครื่องมีราคาสูงกว่า $100 million [5]

6.3 สถาปัตยกรรมทรานซิสเตอร์แบบใหม่

เมื่อขนาดโหนดเล็กลง planar MOSFET ที่คุ้นเคยถูกแทนที่ด้วยทรานซิสเตอร์ FinFET แบบ 3 มิติ และโหนดที่ล้ำสมัยที่สุด (3 nm และรุ่นต่อๆ ไป) กำลังเปลี่ยนผ่านไปสู่ Gate-All-Around FETs (GAAFETs) ซึ่งเกตจะโอบล้อมรอบช่องนำสัญญาณ (channel) ทั้งหมดเพื่อการควบคุมไฟฟ้าสถิตที่เหนือกว่า [7] การออกแบบและผลิตโครงสร้างใหม่เหล่านี้ต้องใช้ความเชี่ยวชาญขั้นสูงในด้านฟิสิกส์ระดับอะตอมและวัสดุศาสตร์

6.4 การวิจัยและพัฒนา (R&D), บุคลากร และระบบนิเวศ

ต้องใช้เงินลงทุนในด้าน R&D หลายหมื่นล้านดอลลาร์เพื่อพัฒนาแต่ละโหนดใหม่
จำเป็นต้องมี กลุ่มบุคลากร ที่มีความเชี่ยวชาญสูง ซึ่งประกอบด้วย นักฟิสิกส์, นักวัสดุศาสตร์, วิศวกรกระบวนการ และช่างเทคนิค
โรงงานผลิต (fab) ต้องพึ่งพา ห่วงโซ่อุปทานทั่วโลก ที่กว้างขวางสำหรับสารเคมีเฉพาะทาง, photomasks, ก๊าซ, เครื่องมือตรวจสอบ และ substrates ซึ่งมักจะถูกครอบงำโดยผู้ผลิตเพียงรายเดียวหรือสองราย [8]

ปัจจัยเหล่านี้รวมกันทำให้มีบริษัทเพียงไม่กี่แห่ง โดยที่โดดเด่นที่สุดคือ TSMC, Samsung Foundry และ Intel ที่สามารถแข่งขันในระดับแนวหน้าของการผลิตชิปได้ [4]

บทสรุป

จากทรายเพียงกำมือสู่โปรเซสเซอร์ที่ผ่านการบรรจุและทดสอบแล้ว เส้นทางการผลิตชิปนำซิลิคอนดิบผ่านกระบวนการทำให้บริสุทธิ์ขั้นสูง, การเติบโตของผลึกเดี่ยว, การตัดแผ่นเวเฟอร์ และวงจรการทำ photolithography, deposition, etching และ doping หลายสิบครั้ง ทั้งหมดนี้อยู่ภายใต้การควบคุมการปนเปื้อนที่เข้มงวดของห้องสะอาด (cleanroom) สมัยใหม่ ผลลัพธ์ที่ได้คือหนึ่งในผลิตภัณฑ์ที่ถูกผลิตขึ้นอย่างซับซ้อนที่สุดในโลก [5] และเนื่องจากการสร้างชิปที่ล้ำสมัยต้องใช้เงินลงทุนหลายหมื่นล้านดอลลาร์ในด้านโรงงานและอุปกรณ์, เครื่องมือ EUV ระดับผูกขาด, สถาปัตยกรรมทรานซิสเตอร์ขั้นสูงอย่าง GAAFETs รวมถึงระบบนิเวศที่ลึกซึ้งของผู้ผลิตเฉพาะทางและบุคลากรผู้เชี่ยวชาญ เทคโนโลยีขั้นสูงสุดของอุตสาหกรรมเซมิคอนดักเตอร์จึงยังคงเป็นอาณาจักรของบริษัทเพียงไม่กี่แห่ง ซึ่งเป็นรากฐานที่มองไม่เห็นของโลกดิจิทัลทั้งหมด